RTL Verification Engineer
- 285
- 1
- 0
- 회사개요 : 대기업 계열사
- 경력레벨 : mid-level, Senior
- 급여수준 : 협의
- 교육수준 : 학사, 석사/MBA, 박사
- 모집기간 : 채용시까지
[담당업무]
- 디지털 반도체 설계 검증
[자격 요건]
- 전자/반도체 관련 학과 학사 졸업 이상
- 경력 3년 이상
- SoC 디지털 설계 혹은 검증 경험
- 다양한 IP RTL 설계 혹은 검증 경험
- ARM CPU 사용 경험 / CPU Architecture 이해
- AMBA BUS (APB, AHB, AXI, ACE) protocol 경험
- Verilog HDL, System Verilog 사용 경험
- Perl, Python 등의 script 사용 경험
- C, C++ 사용 경험
[우대사항]
- UVM 검증 관련 경력자 우대 (UVM 검증 경험이 없어도 하만 내부 교육 과정으로 교육 가능합니다.)
- 영어 SKILL은 불필요
[근무지] 분당
`23.04.25(updated. `23.08.18)